呉工業高等専門学校

System-on-chip test architectures : nanometer design for testability

edited by Laung-Terng Wang, Charles E. Stroud, Nur A. Touba. -- Morgan Kaufmann Pub., 2008. -- (The Morgan Kaufmann series in systems on silicon / Peter J. Ashenden, Wayne Wolf, series editors). <BB01413626>
登録タグ:
登録されているタグはありません
書誌URL:

所蔵一覧 1件~1件(全1件)

No. 巻号 所蔵館 配置場所 請求記号 資料ID 状態 コメント 返却予定日
0001 呉高専 図書館開架 549.7||W-37 90038051
No. 0001
巻号
所蔵館 呉高専
配置場所 図書館開架
請求記号 549.7||W-37
資料ID 90038051
状態
コメント
返却予定日

書誌詳細

標題および責任表示 System-on-chip test architectures : nanometer design for testability / edited by Laung-Terng Wang, Charles E. Stroud, Nur A. Touba
出版・頒布事項 Burlington, Mass. : Morgan Kaufmann Pub. , c2008
形態事項 xxxvi, 856 p. : ill. ; 24 cm
巻号情報
ISBN 9780123739735
書誌構造リンク The Morgan Kaufmann series in systems on silicon / Peter J. Ashenden, Wayne Wolf, series editors <BB00443307>//a
注記 Includes bibliographical references and index
学情ID BA83999837
本文言語コード 英語
著者標目リンク Wang, Laung-Terng <>
著者標目リンク Stroud, Charles E. <>
著者標目リンク Touba, Nur <>
分類標目 LCC:TK7895.E42
分類標目 DC22:621.39/5
件名標目等 Systems on a chip -- Testing
件名標目等 Integrated circuits -- Very large scale integration -- Testing
件名標目等 Integrated circuits -- Very large scale integration -- Design