豊田工業高等専門学校

HDL設計入門 : VHDL, Verilog-HDL, 合成を用いた設計

桜井至著. -- 改訂版. -- テクノプレス, 1997. <BB01014578>
登録タグ:
登録されているタグはありません
書誌URL:

所蔵一覧 1件~1件(全1件)

No. 巻号 所蔵館 配置場所 請求記号 資料ID 状態 コメント 返却予定日 予約
0001 豊田高専 書庫1F 549.1||Sa 5031712 0件
No. 0001
巻号
所蔵館 豊田高専
配置場所 書庫1F
請求記号 549.1||Sa
資料ID 5031712
状態
コメント
返却予定日
予約 0件

書誌詳細

標題および責任表示 HDL設計入門 : VHDL, Verilog-HDL, 合成を用いた設計 / 桜井至著
HDL セッケイ ニュウモン : VHDL Verilog-HDL ゴウセイ オ モチイタ セッケイ
版事項 改訂版
出版・頒布事項 田無 : テクノプレス , 1997.12
形態事項 xii, 252p ; 21cm
巻号情報
ISBN 4924998249
注記 参考文献一覧: p241-244
学情ID BA34321585
本文言語コード 日本語
著者標目リンク 桜井, 至
サクライ, タカシ <NC:DA09942113>
件名標目等 集積回路||シュウセキカイロ