沼津工業高等専門学校

HDLによるVLSI設計 : VerilogHDLとVHDLによるCPU設計

深山正幸 [ほか] 著. -- 共立出版, 1999. <BB01128036>
登録タグ:
登録されているタグはありません
書誌URL:

所蔵一覧 1件~1件(全1件)

No. 巻号 所蔵館 配置場所 請求記号 資料ID 状態 コメント 返却予定日
0001 沼津高専 書庫A(2階) 549.7||*||* 071300
No. 0001
巻号
所蔵館 沼津高専
配置場所 書庫A(2階)
請求記号 549.7||*||*
資料ID 071300
状態
コメント
返却予定日

書誌詳細

標題および責任表示 HDLによるVLSI設計 : VerilogHDLとVHDLによるCPU設計 / 深山正幸 [ほか] 著
HDL ニ ヨル VLSI セッケイ : Verilog HDL ト VHDL ニ ヨル CPU セッケイ
出版・頒布事項 東京 : 共立出版 , 1999.6
形態事項 vii, 201p ; 24cm
巻号情報
ISBN 4320029348
注記 参考図書: p[197]-198
注記 その他の著者: 北川章夫, 秋田純一, 鈴木正國
学情ID BA42033178
本文言語コード 日本語
著者標目リンク 深山, 正幸(1966-)
ミヤマ, マサユキ <NC:DA12117286>
著者標目リンク 北川, 章夫(1961-)
キタガワ, アキオ <NC:DA12117311>
著者標目リンク 秋田, 純一(1970-)
アキタ, ジュンイチ <NC:DA12117322>
著者標目リンク 鈴木, 正國(1939-)
スズキ, マサクニ <NC:DA12117333>
分類標目 電子工学 NDC8:549.7
分類標目 電子工学 NDC9:549.7
分類標目 科学技術 NDLC:ND386
件名標目等 集積回路||シュウセキカイロ
件名標目等 集積回路||シュウセキカイロ