仙台高等専門学校

Verilog‐HDLによる論理合成の基礎 : 合成に向いたコーディングを考える

枝均著. -- テクノプレス, 2002. <BB01076934>
登録タグ:
登録されているタグはありません
書誌URL:

所蔵一覧 1件~2件(全2件)

No. 巻号 所蔵館 配置場所 請求記号 資料ID 状態 コメント 返却予定日 予約
0001 仙台(広瀬) (広瀬)一般図書 549.7||E21 S00002932 0件
0002 仙台(広瀬) (広瀬)一般図書 549.7||E21 S00002933 0件
No. 0001
巻号
所蔵館 仙台(広瀬)
配置場所 (広瀬)一般図書
請求記号 549.7||E21
資料ID S00002932
状態
コメント
返却予定日
予約 0件
No. 0002
巻号
所蔵館 仙台(広瀬)
配置場所 (広瀬)一般図書
請求記号 549.7||E21
資料ID S00002933
状態
コメント
返却予定日
予約 0件

書誌詳細

標題および責任表示 Verilog‐HDLによる論理合成の基礎 : 合成に向いたコーディングを考える / 枝均著
Verilog HDL ニヨル ロンリ ゴウセイ ノ キソ : ゴウセイ ニ ムイタ コーディング オ カンガエル
出版・頒布事項 西東京 : テクノプレス , 2002.12
形態事項 ix, 312p ; 21cm
巻号情報
ISBN 4924998591
学情ID BA60039471
本文言語コード 日本語
著者標目リンク 枝, 均
エダ, ヒトシ <NC:DA13854756>
分類標目 電子工学 NDC8:549.7
分類標目 電子工学 NDC9:549.7
件名標目等 集積回路||シュウセキカイロ