仙台高等専門学校

HDLによるVLSI設計 : VerilogHDLとVHDLによるCPU設計

深山正幸 [ほか] 著. -- 第2版. -- 共立出版, 2002. <BB01291168>
登録タグ:
登録されているタグはありません
書誌URL:

所蔵一覧 1件~2件(全2件)

No. 巻号 所蔵館 配置場所 請求記号 資料ID 状態 コメント 返却予定日 予約
0001 仙台(広瀬) (広瀬)一般図書 549.7||Mi77 S00002899 0件
0002 仙台(広瀬) (広瀬)一般図書 549.7||Mi77 S00002871 0件
No. 0001
巻号
所蔵館 仙台(広瀬)
配置場所 (広瀬)一般図書
請求記号 549.7||Mi77
資料ID S00002899
状態
コメント
返却予定日
予約 0件
No. 0002
巻号
所蔵館 仙台(広瀬)
配置場所 (広瀬)一般図書
請求記号 549.7||Mi77
資料ID S00002871
状態
コメント
返却予定日
予約 0件

書誌詳細

標題および責任表示 HDLによるVLSI設計 : VerilogHDLとVHDLによるCPU設計 / 深山正幸 [ほか] 著
HDL ニヨル VLSI セッケイ : Verilog HDL ト VHDL ニヨル CPU セッケイ
版事項 第2版
出版・頒布事項 東京 : 共立出版 , 2002.1
形態事項 x, 245p : 挿図 ; 24cm
巻号情報
ISBN 4320120272
注記 その他の著者: 北川章夫, 秋田純一, 鈴木正國
注記 参考図書: p[241]-242
学情ID BA5517252X
本文言語コード 日本語
著者標目リンク 深山, 正幸(1966-)
ミヤマ, マサユキ <NC:DA12117286>
著者標目リンク 北川, 章夫(1961-)
キタガワ, アキオ <NC:DA12117311>
著者標目リンク 秋田, 純一(1970-)
アキタ, ジュンイチ <NC:DA12117322>
著者標目リンク 鈴木, 正國(1939-)
スズキ, マサクニ <NC:DA12117333>
分類標目 電子工学 NDC8:549.7
分類標目 電子工学 NDC9:549.7
分類標目 科学技術 NDLC:ND386
件名標目等 集積回路||シュウセキカイロ
件名標目等 集積回路||シュウセキカイロ