WebOPAC Local書誌詳細

書誌詳細

	HDL設計入門 : VHDL, Verilog-HDL, 合成を用いた設計桜井至著. -- 改訂版. -- テクノプレス, 1997. <BB01014578> 登録タグ：登録されているタグはありません便利機能：エクスポート先選択エクスポート先を選択してください。このウインドウを閉じる詳細情報を見る書誌URL：

HDL設計入門 : VHDL, Verilog-HDL, 合成を用いた設計桜井至著. -- 改訂版. -- テクノプレス, 1997. <BB01014578> 登録タグ：登録されているタグはありません便利機能：エクスポート先選択エクスポート先を選択してください。このウインドウを閉じる詳細情報を見る書誌URL：

ナンバーをクリックすると所蔵詳細をみることができます。

No.	巻号	所蔵館	配置場所	請求記号	資料ID	状態	コメント	返却予定日	予約
0001		仙台(名取)	(名取)2F開架書架	549.7\|\|HD	020010174				0件
0002		仙台(広瀬)	(広瀬)一般図書	549\|\|S37	S00020787				0件

標題および責任表示

HDL設計入門 : VHDL, Verilog-HDL, 合成を用いた設計 / 桜井至著
HDL セッケイニュウモン : VHDL Verilog-HDL ゴウセイオモチイタセッケイ

版事項

改訂版

出版・頒布事項

田無 : テクノプレス , 1997.12

形態事項

xii, 252p ; 21cm

巻号情報

ISBN	4924998249

注記

参考文献一覧: p241-244

学情ID

BA34321585

本文言語コード

日本語

著者標目リンク

桜井, 至
サクライ, タカシ <NC:DA09942113>

件名標目等

集積回路||シュウセキカイロ